PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-003070

(43) Date of publication of application: 06.01.1999

(51)Int.Cl.

G09G 3/36

G02F 1/133

(21)Application number: 10-107454

(71)Applicant : FUJITSU LTD

(22)Date of filing:

17.04.1998

(72)Inventor: FURUKOSHI YASUTAKE

(30)Priority

Priority number: 09101606

Priority date: 18.04.1997


Priority country: JP

(54) CONTROLLER FOR LIQUID CRYSTAL DISPLAY PANEL, CONTROL METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable to display surely picture data from the leading of a liquid crystal display panel by detecting a data-enable signal being made active while picture data is supplied to a panel, and controlling display timing.

SOLUTION: A D flip-flop 20 is synchronized with a clock signal from a picture data supplying source, latches a data-enable signal ENAB, and detects it. When an output of the D flip-flop 20 is made to be a H level, that is, a data-enable signal ENAB is supplied from the picture data supplying source, a timing making circuit 32 outputs a clock D-CLK for data driver, a start pulse D-SP for data driver, a latch pulse LP, picture data DATD, a clock G-CLK for gate driver, and a start pulse G-SP for gate driver so that display timing of picture data in a liquid crystal display panel can be controlled with display timing based on the data-enable signal ENAB outputted from an AND circuit 21.



LEGAL STATUS

[Date of request for examination]

04.04.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-3070

(43)公開日 平成11年(1999)1月6日

(51) Int.Cl. ⁶		識別記号	F I		
G 0 9 G	3/36		G 0 9 G	3/36	
G 0 2 F	1/133	505	G 0 2 F	1/133	505

審査請求 未請求 請求項の数8 OL (全 15 頁)

(21)出顯番号	特顯平10-107454	(71)出願人	000005223
(22)出顧日	平成10年(1998)4月17日		富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番
			1号
(31)優先権主張番号	特顧平9-101606	(72)発明者	古越 靖武
(32)優先日	平 9 (1997) 4 月18日		神奈川県川崎市中原区上小田中4丁目1番
(33)優先権主張国	日本(JP)		1号 富士通株式会社内
		(74)代理人	弁理士 伊東 忠彦


(54) 【発明の名称】 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置

(57)【要約】

【課題】 液晶表示装置が搭載される電子装置の種々の タイミング仕様に適用できる液晶表示パネル用のコント ローラを提供することを目的とする。

【解決手段】 本発明のタイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路20と、検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路32とを有する。

本発明の一支施例によるタイミングコントローラを示すプロック図



1

【特許請求の範囲】

【請求項1】液晶表示パネルのタイミングコントローラ において、

タイミングコントローラに与えられるデータイネーブル 信号を検出するデータイネーブル信号検出回路と、

検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路とを有することを特徴とするタイミングコントローラ。

【請求項2】データイネーブル信号から、液晶表示パネ 10 ルの各ラインの駆動を開始させるための第1のスタートパルスを作成する第1の回路と、データイネーブル信号から、液晶表示パネルの走査ラインの駆動を開始させるための第2のスタートパルスを作成する第2の回路とを有することを特徴とする請求項1記載のタイミングコントローラ。

【請求項3】タイミング作成回路は、データイネーブル信号に基づいて、各フレームの開始を検出する回路部分を有することを特徴とする請求項1記載のタイミングコントローラ。

【請求項4】 前記タイミングコントローラは更に、

水平及び垂直同期信号を検出する同期信号検出回路と、 データイネーブル信号検出回路がデータイネーブル信号 を検出しない状態において、水平及び垂直同期信号が検 出された場合に、擬似データイネーブル信号を生成する 擬似データイネーブル信号作成回路とを有し、

タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とする請求項1記載のタイミングコントローラ。

【請求項5】前記タイミングコントローラは更に、 北京及びます同盟を見るもの出土ス同盟を見か出回り

水平及び垂直同期信号を検出する同期信号検出回路と、 水平及び垂直同期信号が検出されない場合に擬似データ イネーブル信号を生成する保護回路とを有し、

タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とする請求項1記載のタイミングコントローラ。

【請求項6】液晶表示パネルの表示タイミングを制御する方法において、

タイミングコントローラに与えられるデータイネーブル 信号を検出し、

検出したデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御することを特徴とする方法。

【請求項7】信号ライン及び走査ラインを有する液晶表示パネルと、

信号ラインを駆動するデータドライバと、

走査ラインを駆動するゲートドライバと、

液晶表示パネルに表示する画像データの表示タイミング を制御するのタイミングコントローラとを有し、

タイミングコントローラは、

2

タイミングコントローラに与えられるデータイネーブル 信号を検出するデータイネーブル信号検出回路と、 検出されたデータイネーブル信号に基づいて、液晶表示 パネルに表示する画像データの表示タイミングを制御す るタイミング作成回路とを有することを特徴とする液晶 表示装置。

【請求項8】前記タイミングコントローラは請求項2ないし5のいずれか一項に記載されているタイミングコントローラであることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示パネルを 駆動するドライバを制御して、液晶表示パネルにおける 画像データの表示タイミングを制御する液晶表示装置用 タイミングコントローラに関する。

[0002]

【従来の技術】図1はXGA(1024×768ドット)タイプの従来の液晶表示装置の一例の要部を示す回路図であり、図1中、10はアクティブマトリクス型の 液晶表示パネル、11は液晶表示パネル10に形成されているデータバス(信号ライン)を駆動するデータドライバ、12は液晶表示パネル10に形成されているゲートバス(走査ライン)を駆動するゲートドライバである。

【0003】また、13は画像データ供給源(図示せず)から供給される垂直同期信号VSYNC、水平同期信号HSYNC、クロックCLK、データイネーブル信号ENAB及び画像データDATAを入力し、垂直同期信号VSYNC及び水平同期信号HSYNCに基づく表のデータDATAの表示タイミングを制御する液晶表示装置用タイミングコントローラである。

【0004】なお、この例では、液晶表示装置用タイミングコントローラ13は、データドライバ11に対しては、データドライバ用クロックDーCLKと、データドライバ用スタートパルスDーSPと、ラッチパルスLPと、画像データDATAとを供給し、ゲートドライバ12に対しては、ゲートドライバ用クロックGーCLK及びゲートドライバ用スタートパルスGーSPとを供給するように構成されている。

【0005】図2は図1に示す従来の液晶表示装置の水平方向の駆動タイミングを示すタイミングチャートであり、図2Aは水平同期信号HSYNC、図2BはクロックCLK、図2Cは画像データDATA、図11Dはデータイネーブル信号ENABを示している。なお、Thは水平周期期間、Thpは水平帰線期間、Thdは表示有効期間、Thbは表示有効期間Thdのバックポーチ、Thfは表示有効期間Thdのフロントポーチである。

50 【0006】図3は図1に示す従来の液晶表示装置の垂

直方向の駆動タイミングを示すタイミングチャートであ り、図3Aは垂直同期信号VSYNC、図3Bは水平同 期信号HSYNC、図3Cは画像データDATA、図3 Dはデータイネーブル信号ENABを示している。な お、Tvは垂直周期期間、Tvpは垂直帰線期間、Tv dは表示有効期間、Tvbは表示有効期間Tvdのバッ クポーチ、Tvfは表示有効期間Tvdのフロントポー チである。

【0007】図4は図1に示す従来の液晶表示装置の1 の関係を示す図であり、図4中、15はデータ表示領 域、16はブランク領域を示している。データ表示領域 15は、パネルの画素領域に対応し、データの大きさは 画素数に一致する。また、データ表示領域15とブラン ク領域16を合わせたものが実際に液晶表示装置に送ら れてくるデータ (の大きさ) であり、画像データに加 え、表示に関与しないデータ (無効データ:例えば"L OW"の信号であり、画像データの供給が無い状態とみ なすことができる)も含むものである。

[0008]

【発明が解決しようとする課題】従来の液晶表示装置用 タイミングコントローラ13は、水平方向及び垂直方向 のバックポーチThb、Tvb及びフロントポーチTh f、Tvfの設定値を固定とされており、これらバック ポーチThb、Tvb及びフロントポーチThf、Tv fで決定される表示タイミイグで液晶表示パネル10に おける画像表示を行うようにデータドライバ11及びゲ ートドライバ12を制御するように構成されている。

【0009】したがって、従来の液晶表示装置用タイミ 表示を行うとするパーソナルコンピュータ等にのみ対応 することができ、表示タイミングを異にするパーソナル コンピュータ等に使用する場合には、表示不良や表示位 置ずれを起こしてしまうことになる。図4に示すよう に、バックポーチThb、Tvbの固定値が最初のライ ン上であって1024クロックの最初のクロックで走査 されるデータ表示領域15の開始画素を正確に示してい る場合には、データイネーブル信号ENABに同期して データ有効期間Thd、Tvdにおいて画像データがデ ータ表示領域15に正しく表示される。

【0010】バックポーチThb、Tvbの固定値及び フロントポーチThf、Tvfの固定値は、液晶表示装 置が搭載される電子装置のタイミング仕様に依存する。 例えば、電子装置のタイミング仕様を最初に決め、この タイミング仕様に合うようにバックポーチThb、Tv bの固定値及びフロントポーチThf、Tvfの固定値 を決める。又は、バックポーチThb、Tvbの固定値 及びフロントポーチThf、Tvfの固定値に合うよう に、電子装置のタイミング仕様を決める。

値及びフロントポーチThf、Tvfの固定値が電子装 置のタイミング仕様に合致しないときには、画像データ をデータ表示領域15に正確に表示することはできな い。例えば、画像データは水平及び/又は垂直方向にズ レてデータ表示領域15に表示され、画像の一部が失わ れてしまう。

【0012】よって、タイミングコントローラ13は、 液晶表示装置が搭載される電子装置の種々のタイミング 仕様に適用できるものではなく、特定のタイミング仕様 垂直周期期間におけるデータ表示領域とブランク領域と 10 のみに適用できる。実際、搭載される電子装置の異なる タイミング仕様に合致するように、タイミングコントロ ーラ13を個々に設計する必要がある。通常、タイミン グコントローラ13の設計にはかなりの時間(例えば、 約1カ月)を要し、量産品出荷までには長期間(例え ば、約2カ月)が必要となってしまう。このため、液晶 表示装置を備えるパーソナルコンピュータ等、液晶表示 装置用タイミングコントローラを必要とする製品の開発 を迅速に行うことができないという問題点があった。

> 【0013】本発明は上記従来技術の問題点を解決し、 20 液晶表示装置が搭載される電子装置の種々のタイミング 仕様に適用できる液晶表示パネル用のコントローラを提 供することを目的とする。

[0014]

【課題を解決するための手段】請求項1に記載の液晶表 示パネルのタイミングコントローラは、タイミングコン トローラに与えられるデータイネーブル信号を検出する データイネーブル信号検出回路(後述する実施例の回路 20に相当する)と、検出されたデータイネーブル信号 に基づいて、液晶表示パネルに表示する画像データの表 ングコントローラ13は、特定の表示タイミングで画像 30 示タイミングを制御するタイミング作成回路(32)と を有する。

> 【0015】データイネーブル信号は、画像データがパ ネルに供給されている間にアクティブになる信号であ る。データイネーブル信号がアクティブになるタイミン グは任意であるが、必ず画像データに同期している。よ って、このデータイネーブル信号を検出して表示タイミ ングを制御することとすれば、画像データの表示タイミ ングを制御できる。すなわち、データイネーブル信号を 検出することにより、表示を開始する構成とすれば、デ 40 ータイネーブル信号がアクティブになるタイミングがい つであっても、確実に液晶表示パネルの先頭から画像デ ータを表示することができるようになる。よって、従来 のように、水平及び垂直同期信号のバックポーチ、フロ ントポーチに関係なく、自由に表示タイミングの制御が 可能になり、電子装置のあらゆる表示タイミング仕様に 対応できる。

【0016】請求項2に記載のタイミングコントローラ は、請求項1において、データイネーブル信号から、液 晶表示パネルの各ラインの駆動を開始させるための第1 【0011】もし、バックポーチThb、Tvbの固定 50 のスタートバルスを作成する第1の回路(図15C)

と、データイネーブル信号から、液晶表示パネルの走杳 ラインの駆動を開始させるための第2のスタートパルス を作成する第2の回路(図15F)とを有することを特 徴とする。

【0017】上記構成により、パネル駆動の開始タイミ ングを、検出したデータイネーブル信号に基づいて決め ることができるので、データイネーブル信号がどのタイ ミングでアクティブになっても、確実に液晶表示パネル の先頭から画像データを表示することができる。請求項 3に記載のタイミングコントローラでは、請求項1のタ 10 イミング作成回路が、データイネーブル信号に基づい て、各フレームの開始を検出する回路部分(15F)を 有する。

【0018】従来、フレーム間の識別は同期信号(垂直 同期信号) を用いていたが、データイネーブル信号に基 づいてフレーム間の識別を行う。これは、請求項1に記 載の発明の表示タイミングの制御は、同期信号によら ず、データイネーブル信号に基づいて行われるからであ る。請求項4に記載の発明では、請求項1のタイミング コントローラは更に、水平及び垂直同期信号を検出する 20 同期信号検出回路(22、23、24)と、データイネ ーブル信号検出回路がデータイネーブル信号を検出しな い状態において、水平及び垂直同期信号が検出された場 合に、擬似データイネーブル信号を生成する擬似データ イネーブル信号作成回路(25)とを有し、タイミング 作成回路は擬似データイネーブル信号に基づいて画像デ ータの表示タイミングを制御する。

【0019】外部からのデータイネーブル信号の供給が 何らかの原因で停止しても、擬似的にデータイネーブル 信号を作成することにより、表示を継続して行える。ま 30 た、水平及び垂直同期信号を検出しているので、従来と 同様の表示タイミング制御も行うことができ、ユーザの 要望にフレキシブルに対応できる。請求項5に記載の発 明では、請求項1に記載の前記タイミングコントローラ は更に、水平及び垂直同期信号を検出する同期信号検出 回路(22、23、24)と、水平及び垂直同期信号が 検出されない場合に擬似データイネーブル信号を生成す る保護回路(27)とを有し、タイミング作成回路は擬 似データイネーブル信号に基づいて画像データの表示タ イミングを制御する。

【0020】この構成によれば、障害等により水平及び 垂直同期信号及びデータイネーブル信号が供給されない (検出されない)場合でも、擬似データイネーブル信号 を生成しているので、液晶表示パネルを交流駆動して黒 又は白等の所定の画像データを表示することができ、液 晶表示パネルの各画素の液晶に直流電圧が印加され続け ることを防ぐことができる。

【0021】請求項6に記載の発明は、液晶表示パネル の表示タイミングを制御する方法において、タイミング

し、検出したデータイネーブル信号に基づいて、液晶表 示パネルに表示する画像データの表示タイミングを制御 することを特徴とする方法である。請求項1と同様の作 用、効果が得られる。

【0022】請求項7に記載の発明は、信号ライン及び 走査ラインを有する液晶表示パネルと、信号ラインを駆 動するデータドライバと、走査ラインを駆動するゲート ドライバと、液晶表示パネルに表示する画像データの表 示タイミングを制御するのタイミングコントローラとを 有し、タイミングコントローラは、タイミングコントロ ーラに与えられるデータイネーブル信号を検出するデー タイネーブル信号検出回路と、検出されたデータイネー ブル信号に基づいて、液晶表示パネルに表示する画像デ ータの表示タイミングを制御するタイミング作成回路と を有する液晶表示装置である。請求項1に記載の発明の 効果を具備する液晶表示装置が得られる。

【0023】請求項8に記載の発明は、前記タイミング コントローラは請求項2ないし5のいずれか一項に記載 されているタイミングコントローラである。前述した請 求項2ないし5の効果を具備する液晶表示装置が得られ る。

[0024]

【発明の実施の形態】図5は、本発明の一実施例による タイミングコントローラの構成を示す図である。図示す るタイミングコントローラは、図1のタイミングコント ローラ13に置き換わるものである。すなわち、本発明 の液晶表示装置は、図5に示すタイミングコントロー ラ、データドライバ11、ゲートドライバ12及び液晶 表示パネル10を具備する。

【0025】図5に示すタイミングコントローラは、従 来技術のようにバックポーチThb、Tvbの固定値及 びフロントポーチThf、Tvfの固定値を用いた表示 タイミング制御とは異なる3つの表示タイミング制御モ ードを有する。第1の表示タイミング制御モードは従来 の表示タイミング制御に直接代わるもので、第2及び第 3の表示タイミング制御モードは第1のモードのバック アップ又は付加的なものである。すなわち、第2及び第 3の表示タイミングモードはオプションモードであり、 無くてもよいものである。

40 【0026】図5に示すタイミングコントローラは、D フリップフロップ20、22及び23、AND回路2 1、24、擬似データイネーブル信号作成回路25、N OR回路26、保護回路27及びタイミング作成回路3 2とを有する。第1の表示タイミング制御モードは概 ね、Dフリップフロップ20、AND回路21及びタイ ミング作成回路32とで実現される。第2の表示タイミ ング制御モードは概ね、Dフリップフロップ23、2 3、AND回路24、擬似データイネーブル信号作成回 路25及びタイミング作成回路32とを有する。第3の コントローラに与えられるデータイネーブル信号を検出 50 表示タイミング制御モードは概ね、NOR回路26、保

護回路27及びタイミング作成回路32とを有する。

【0027】Dフリップフロップは、図示しない外部の画像データ供給源からのクロック信号に同期してデータイネーブル信号ENABをラッチするもので、データイネーブル信号検出器として機能する。データイネーブル信号ENABも同様に、図示しない外部の画像データ供給源で生成されるものである。データイネーブル信号ENABがアクティブになった時に、画像データ供給源で生成された画像データの供給が始まる。後で詳述するように、第1の表示タイミング制御モードはデータイネー 10ブル信号ENABを利用して、表示タイミングを制御する

【0028】AND回路21は、データイネーブル信号 ENABとDフリップフロップ20の出力信号DET1 とのAND演算を行う。データイネーブル信号ENAB が画像データ供給源から供給されると、Dフリップフロップ20の出力信号DET1は高電位(Hレベル)になる。従って、データイネーブル信号ENABがAND回 路21から出力される。データイネーブル信号が供給されない場合には、Dフリップフロップ20の出力信号D 20 ET1は低電位(Lレベル)であり、AND回路21の出力はLレベルである。

【0029】Dフリップフロップ22はクロックCLKに同期して水平同期信号HSYNCをラッチするもので、水平同期信号検出器として機能する。Dフリップフロップ23はクロック信号CLKに同期して垂直同期信号VSYNCをラッチするもので、垂直同期信号検出器として機能する。AND回路24は、Dフリップフロップ22、23の出力信号のAND演算を行う。Dフリップフロップ22、23及びAND回路24で、水平/垂 30直同期信号検出回路を構成する。

【0030】水平同期信号HSYNC及び垂直同期信号 VSYNCは、画像データ供給源から供給される。そして、Dフリップフロップ22、23の出力信号はHレベルになり、AND回路24の出力信号DET2はHレベルになる。AND回路24の出力信号DET2は、タイミング作成回路32に与えられる。もし、水平同期信号HSYNC及び垂直同期信号VSYNCが画像データ供給源から供給されな場合には、Dフリップフロップ22、23の出力信号はLレベルであり、AND回路24 40の出力はLレベルになる。

【0031】擬似データイネーブル信号作成回路25 は、画像データ供給源からのクロックCLKとAND回路24の出力信号DET2とを受け、AND回路24の出力信号DET2がHレベルになった後の所定のタイミングで擬似データイネーブル信号ENAB-D1を作成する。擬似データイネーブル信号ENAB-D1は、タイミング作成回路32に出力される。

【0032】NOR回路26はDフリップフロップ20 示すタイミングチャートであり、図7Aは画像データ供の出力信号DET1とAND回路24の出力信号DET 50 給源から供給される垂直同期信号VSYNCと、水平同

8

2とのNOR演算を行う。Dフリップフロップ20の出力信号DET1がHレベルになった場合、即ち、画像データ供給源からデータイネーブル信号ENABが供給された場合、又は、AND回路24の出力信号DET2がHレベルになった場合、即ち、画像データ供給源から水平同期信号HSYNC及び垂直同期信号VSYNCが供給された場合には、NOR回路26の出力信号がLレベルになる。

【0033】これに対して、Dフリップフロップ20の出力信号がLレベル、AND回路24の出力信号DET2がLレベルの場合、即ち、画像データ供給源からデータイネーブル信号ENAB、水平同期信号HSYNC及び垂直同期信号VSYNCが供給されない場合には、NOR回路26の出力はHレベルとなる。また、27は画像データ供給源から供給されるクロックCLK及びNOR回路26の出力を入力して、NOR回路26の出力がHレベルとされた場合、即ち、画像データ供給源からデータイネーブル信号ENAB、水平同期信号HSYNC及び垂直同期信号VSYNCが供給されない場合には、擬似データイネーブル信号ENAB-D2を出力する保護回路である。

【0034】図6は、保護回路27の構成を示す回路図であり、図6中、29はNOR回路26の出力がHレベルとされた場合、擬似水平同期信号HSYNC-Dを作成して出力する擬似水平同期信号作成回路である。また、30は擬似水平同期信号作成回路29が擬似水平同期信号HSYNC-Dを出力したときは、擬似データイネーブル信号ENAB-D2を作成して出力する擬似データイネーブル信号作成回路である。

【0035】また、図5において、32は液晶表示パネルにおける画像データDATAの表示タイミングを制御するタイミング作成回路であり、タイミング作成回路32には、画像データ供給源から供給される画像データDATAと、クロックCLKと、AND回路21の出力と、擬似データイネーブル信号生成回路25の出力と、Dフリップフロップ20の出力と、AND回路24の出力と、保護回路27の出力とが供給される。

【0036】これに対応して、タイミング作成回路32は、液晶表示パネルのデータバスを駆動するデータドライバに対しては、データドライバ用クロックDICLKと、データドライバ用スタートパルスDISPと、ラッチパルスLP及び画像データDATAとを供給し、液晶表示パネルのゲートバスを駆動するゲートドライバに対しては、ゲートドライバ用クロックGICLKと、ゲートドライバ用スタートパルスGISPとを供給するように構成されている。

【0037】図7はDフリップフロップ20の出力=H レベルとなった場合のタイミング作成回路32の動作を 示すタイミングチャートであり、図7Aは画像データ供 給源から供給される垂直回期信号VSYNCと、水平同

期信号HSYNCと、データイネーブル信号ENAB と、クロックCLKと、画像データDATAとを示して いる。

【0038】また、図7Bはデータドライバに供給され るデータドライバ用クロックD-CLKと、データドラ イバ用スタートパルスDISPと、ラッチパルスLP と、画像データDATAとを示しており、図7Cはゲー トドライバに供給されるゲートドライバ用クロックGー CLKと、ゲートドライバ用スタートパルスG-SPと を示している。

【0039】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Hレベルとなった場 台、即ち、画像データ供給源からデータイネーブル信号 ENABが供給された場合には、AND回路21から出 力されるデータイネーブル信号ENABに基づく表示タ イミングにより液晶表示パネルにおける画像データの表 示タイミングを制御できるように、データドライバ用ク ロックD-CLK、データドライバ用スタートパルスD -SP、ラッチパルスLP、画像データDATA、ゲー スタートパルスG-SPを出力する。

【0040】図7に示すように、Dフリップフロップ2 0の出力信号DET1がHレベルになると、即ち、デー タイネーブル信号ENABが画像データ供給源から供給 されると、タイミング作成回路32は同期信号VSYN C、HSYNCがLレベルであっても、AND回路21 から供給されるデータイネーブル信号ENABに基づい た表示タイミングを制御する。このタイミング制御は、 図2に示す従来の表示タイミング制御とは全く異なる。

【0041】より詳述すると、データイネーブル信号臣 30 NABがHレベルの間、画像データDATAが供給され る。図7において、データイネーブル信号ENABの立 ち上がりエッジ*1は、表示パネル10の第1ラインに 相当する。1フレーム (画面)を構成する各ラインに対 し画像データ供給源から供給されている間、データイネ ーブル信号ENABはHレベルに保持される。

【0042】データイネーブル信号の立ち上がりエッジ *1に応答して、データドライバ用スタートパルスDー SPはタイミング作成回路32によって生成され、デー タドライバ11に出力される。更に、データイネーブル 40 信号ENABの立ち上がりエッジ*1に応答して、ゲー トドライバ用スタートパスルGISPがタイミング作成 回路32によって作成され、ゲートドライバ12に出力 される。ゲートドライバ用スタートパルスGISPは、 第1ラインの間、Hレベルに保持される。従ってゲート ドライバ用スタートパルスD-SPは、第2ラインを示 すデータイネーブル信号ENABの立ち上がりエッジ* 2に応答して、Lレベルになる。

【0043】更に、後述するように、データイネーブル

10

ドライバ用クロックG-CLKがタイミング作成回路3 2によって作成される。更に、後述するように、タイミ ング作成回路32によって、クロックCLKからデータ ドライバ用クロックD-CLKが作成される。上述した ように、データイネーブル信号ENABのみを検出する ことで、最初に走杳される表示パネル10の第1番目の 画素から確実に画像データDATAを表示することがで きる。上記制御は、第1の表示タイミング制御モードに 相当する。

10 【0044】ここに、図8は画像データ供給源から供給 される垂直同期信号VSYNCと、水平同期信号HSY NCと、データイネーブル信号ENABと、クロックC LKと、画像データDATAとを示している。また、図 9 Aは画像データ供給源から供給される水平同期信号H SYNCと、クロックCLKと、画像データDATAと を示しており、図9日は擬似データイネーブル信号作成 回路25から出力される擬似データイネーブル信号EN AB-D1を示している。

【0045】また、図9Cはデータドライバに供給され トドライバ用クロックG-CLK及びゲートドライバ用 20 るデータドライバ用クロックD-CLKと、データドラ イバ用スタートパルスD-SPと、ラッチパルスLP と、画像データDATAとを示しており、図9Dはゲー トドライバに供給されるゲートドライバ用クロックGー CLKと、ゲートドライバ用スタートパルスGISPと を示している。

> 【0046】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Lレベルが維持され、 AND回路24の出力=Hレベルとなった場合、即ち、 画像データ供給源からデータイネーブル信号ENABが 供給されず、水平同期信号HSYNC及び垂直同期信号 VSYNCが供給された場合には、擬似データイネーブ ル信号ENAB-D1に基づく表示タイミングにより液 晶表示パネルにおける画像データの表示タイミングを制 御できるように、データドライバ用クロックDーCL K、データドライバ用スタートパルスD-SP、ラッチ パルスLP、画像データDATA、ゲートドライバ用ク ロックG-CLK及びゲートドライバ用スタートパルス G-SPを出力する。

【0047】例えば画像データ供給源に障害が発生し、 画像データDATAは供給されているものの、データイ ネーブル信号ENABの供給が停止してしまった場合、 上記第1の表示タイミング制御モードでは画像データD ATAを表示することはできない。このような場合に は、擬似データイネーブル信号ENAB-D1を用い る。この擬似データイネーブル信号ENAB-D1は、 AND回路24の出力信号DET2がHレベルになった 後の所定のタイミングで作成される。従って、擬似デー タイネーブル信号ENAB-D1は画像データDATA に同期しておらず、画像データDATAは液晶表示パネ 信号ENABを参照して、ラッチパルスLP及びゲート 50 ル10上でずれてしまう可能性がある。しかしながら、

第2の表示タイミング制御モードは、データイネーブル 信号ENABの供給が障害により停止してしまった場合 のバックアップモードとして機能する。

【0048】また、擬似データイネーブル信号ENAB -D1が画像データDATAに同期するように前述のバ ックポーチThb、Tvb、Thf、Tvfを決めれ ば、第2の表示タイミング制御モードは従来と同様に特 定のタイミング仕様に合致したものとなる。更に、第2 の表示タイミング制御モードは、水平同期信号HSYN イネーブル信号ENABは供給されないタイミング仕様 にも適用できる。

【0049】また、図10及び図11は、Dフリップフ ロップ20の出力=Lレベル、AND回路24の出力= Lレベルが維持された場合のタイミング作成回路32の 動作(第3の表示タイミング制御)を示すタイミングチ ヤートである。ここに、図10は画像データ供給源から 供給される垂直同期信号VSYNCと、水平同期信号H SYNCと、データイネーブル信号ENABと、クロッ クCLKと、画像データDATAとを示している。

【0050】また、図11Aは擬似水平同期信号作成回 路29から出力される擬似水平同期信号HSYNC-D と、擬似データイネーブル信号作成回路30から出力さ れる擬似データイネーブル信号ENAB-D2と、画像 データ供給源から供給されるクロックCLKとを示して いる。また、図11Bはデータドライバに供給されるデ ータドライバ用クロックD-CLKと、データドライバ 用スタートパルスDISPと、ラッチパルスLPと、画 像データDATAとを示しており、図11Cはゲートド ライバに供給されるゲートドライバ用クロックGICL 30 ける画像データの表示タイミングを制御できるように、 Kと、ゲートドライバ用スタートパルスG-SPとを示

【0051】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Lレベル、AND回路 24の出力=Lレベルが維持された場合、即ち、画像デ ータ供給源からデータイネーブル信号ENAB、水平同 期信号HSYNC及び垂直同期信号VSYNCが供給さ れない場合には、擬似データイネーブル信号ENAB-D2に基づく表示タイミングにより液晶表示パネルにお ける画像データDATAの表示タイミングを制御できる 40 ように、データドライバ用クロックD-CLK、データ ドライバ用スタートパルスDISP、ラッチパルスL P、画像データDATA、ゲートドライバ用クロックG -CLK及びゲートドライバ用スタートパルスG-SP を出力する。

【0052】但し、この場合には、画像データ供給源か らは画像データDATAが供給されないので、データド ライバに対しては、タイミング作成回路32が作成した 画像データDATAが供給されることになる。図12は 本発明の一実施形態の動作を示すフローチャートであ

12

り、本発明の一実施形態においては、1フレーム期間が 開始されるごと(ステップST1)に、画像データ供給 源から供給される同期信号の中からデータイネーブル信 号ENAB (ステップST2)、水平同期信号HSYN C及び垂直同期信号VSYNCの検出が行われる(ステ ップST4)。

【0053】ここに、画像データ供給源からデータイネ ーブル信号ENABが供給された場合には、Dフリップ フロップ20の出力=Hレベルとなり、AND回路21 C及び垂直同期信号VSYNCは供給されるが、データ 10 からデータイネーブル信号ENABが出力される。この 結果、タイミング作成回路32においては、Dフリップ フロップ20の出力=Hレベルとなったことに基づき、 AND回路21から出力されるデータイネーブル信号E NABに基づく表示タイミングにより液晶表示パネルに おける画像データDATAの表示タイミングを制御でき るように、データドライバ及びゲートドライバに対する 制御が行われる (ステップST3)。

> 【0054】これに対して、画像データ供給源からデー タイネーブル信号ENABが供給されず、水平同期信号 20 HSYNC及び垂直同期信号VSYNCが供給された場 合には、Dフリップフロップ20の出力=Lレベルが維 持されると共に、AND回路24の出力=Hレベルとな り、擬似データイネーブル信号生成回路25から擬似デ ータイネーブル信号ENAB-D1が出力される。

【0055】この結果、タイミング作成回路32におい ては、Dフリップフロップ20の出力=Lレベルが維持 されると共に、AND回路24の出力=Hレベルとなっ たことに基づき、擬似データイネーブル信号ENAB-D1に基づく表示タイミングにより液晶表示パネルにお データドライバ及びゲートドライバに対する制御が行わ れる (ステップST5)。

【0056】また、画像データ供給源からデータイネー ブル信号ENAB、水平同期信号HSYNC及び垂直同 期信号VSYNCが供給されない場合には、Dフリップ フロップ20の出力レベル=Lレベル、AND回路24 の出力レベル=Lレベルが維持され、NOR回路26の 出力=Hレベルとなる。この結果、保護回路27は、擬 似データイネーブル信号ENAB-D2を出力すること になり、タイミング作成回路32は、擬似データイネー ブル信号ENAB-D2に基づく表示タイミングにより 液晶表示パネルにおける画像データDATAの表示タイ ミングを制御できるように、データドライバ及びゲート ドライバに対する制御が行われる (ステップST6)。 【0057】次に、図5に示すタイミング作成回路32 の内部構成について説明する。図13、14及び15は タイミング作成回路32の内部構成を示すブロック図で ある。最初に、図13を参照して説明すると、タイミン グ作成回路32は、3-1セレクタ41を有する。この 50 セレクタ41は、図5に示す検出信号DET1、DET

13

2に従い、3つの入力信号ENAB、ENAB-D1及 びENAB-D2のうちから1つの信号を選択する。表 1は、セレクタ41の真理値表である。

[0058]

【表1】

S1	S2	DI	D2	D 3	Q
Н	L	Н	-	_	H
Н	L	L	-	-	L
L	H	-	Н		Н
L	Н		L	_	L
L	L	-	_	H	Н
L	L	-		L	L

【0059】選択されたデータイネーブル信号は、内部 データイネーブル信号ENAB-INTとして、図14 に示す回路部分に出力される。

【0060】図14に示す部分は、2つのフリップフロ 2ビット2値カウンタ42を有する。選択されたデータ イネーブル信号ENAB-INTはフリップフロップ4 3に与えられる。フリップフロップ43、44、インバ ータ45及びOR回路46は、内部データイネーブル信 号ENAB-INTのLレベルからHレベルに変わる先 頭部分を検出する。OR回路46の出力信号はリセット 信号として、カウンタ42に与えられる。リセット信号 に応答して、カウンタ42はクロックCLKのカウント 動作を開始する。12ビット20~211で表されるカウ ロックG-CLK、ラッチパルスLP、データドライバ 用スタートパルスD-SP、及びゲートドライバ用スタ ートパルスG-SPを作成するのに用いられる。

【0061】図15Aは、ゲートドライバ用クロックG -CLKを作成するタイミング作成回路32の対応する 回路部分を示す。この回路部分は、デコーダ(#1)4 7、デコーダ (#2) 48、及びJKフリップフロップ 49を含む。デコーダ47、48は別々に12ビットの カウント値をデコードし、それぞれの所定のカウント値 になったときに出力信号を作成してJKフリップフロッ 40 る。先端検出回路61は、フリップフロップ43、4 プ49に出力する。そして、クロックCLKが供給され るJKフリップフロップ49から、ゲートドライバ用ク ロックGICLKが出力される。

【0062】図15Bは、ラッチパルスLPを作成する タイミング作成回路32の対応する回路部分を示す。こ の回路部分は、デコーダ(#3)50、デコーダ(# 4) 51及びJKフリップフロップ52を有する。デコ ーダ50、51は別々に12ビットのカウント値をデコ ードし、それぞれの所定のカウント値になったときに出 力信号を作成して J K フリップフロップ 5 2 に出力す

14

る。そして、クロックCLKが供給されるJKフリップ フロップ52から、ラッチパルスLPが出力される。

【0063】図15Cは、ゲートドライバ用スタートパ ルスD-SPを生成するタイミング作成回路 3 2 の対応 する回路部分を示す。図示する回路部分は、デコーダ (#5) 53とフリップフロップ54とを有する。デコ ーダ53は、所定のカウント値をデコードしたときに出 力信号をフリップフロップ54に出力する。クロックC LKが供給されるフリップフロップ54は、ゲートドラ 10 イバ用スタートパルスD-SPを出力する。

【0064】図15Dは、クロックCLKからデータド ライバ用クロックDーCLKを生成するデータドライバ 用クロック作成回路55を示す。図15Eは、画像デー タDATAを出力するタイミング作成回路32の対応す る回路部分を示す。図示する回路部分は、フリップフロ ップ56、セレクタ57及びフリップフロップ58を有 する。フリップフロップ56は、外部画像データ供給源 からの画像データをラッチする。ラッチされた画像デー タはセレクタ57に与えられる。セレクタ57には、表 ップ43、44、インバータ45、OR回路46及び1 20 示領域外表示色データ(白か黒)も与えられている。こ の色データは、画像データが供給されない場合に選択可 能な第3の表示タイミング制御モードで用いられる。セ レクタ57は、データ選択信号に従い外部からの画像デ ータDATA又は表示領域外表示色データのいずれかを 選択する。上記データ選択信号は、図5に示すNOR回 路26の出力信号に相当する。選択された画像データは フリップフロップ58にラッチされ、液晶表示パネル1 0に出力される。

【0065】図15Fは、ゲートドライバ用スタートパ ント値は、以下に説明するように、ゲートドライバ用ク 30 ルスGISPを出力するタイミング作成回路32の対応 する回路部分を示す。図16は、この回路部分の動作を 示すタイミングチャートである。図示する回路部分は、 各フレームの先頭を検出し、第1番目のラインに相当す る期間中に、内部データイネーブル信号ENAB-IN Tからゲートドライバ用スタートパルスGISPを作成 する。

> 【0066】図15Fに示す回路部分は、デコーダ (# 6) 59、保持回路60、先端検出回路61、及びデー タ有効端子を有するフリップフロップ62を具備してい 4、インバータ45及び図14に示すOR回路46を具 慵している。内部データイネーブル信号ENAB-IN Tが所定期間中にLレベルに保持されている場合、デコ ーダ59はHレベルのパルスを出力する。このHレベル のパルスは、保持回路60に保持される。そして、保持 回路60に保持されたHレベルのパルスは、HLDとし て、フリップフロップ62のデータ端子に出力される。 回路61は、内部データイネーブル信号ENAB-IN Tを検出する都度パルスを出力する。回路61から出力 50 されたパルスはリセット信号として保持回路60に与え

られ、データ有効信号としてフリップフロップ62のデ ータ有効端子に与えられる。

【0067】1ラインが走査されている間において、所 定の一定時間が経過する前に内部データイネーブル信号 ENAB-INTはLレベルからHレベルに切り替わ る。隣り合うライン間のブランキング期間において、内 部データイネーブル信号ENAB-INTはLレベルに 保持される。このとき、デコーダ59はパルスを出力す る。このパルスは保持回路60に保持される。所定の一 NTはHレベルに切り替わる。これは、次のラインの先 頭を示している。図16の*で示すパルスがフリップフ ロップ62のデータ有効端子に与えられる。フリップフ ロップ62はデータ端子を介して、Hレベル信号を受け 取る。従って、内部イネーブル信号ENAB-INTの 次の立ち上がりエッジが検出されるまで、フリップフロ ップ62の出力信号はHレベルに保持される。

【0068】以上説明したように、本発明の一実施形態 によれば、画像データ供給源からデータイネーブル信号 ENABに基づく表示タイミングにより液晶表示パネル における画像データDATAの表示タイミングを制御す ることができる。したがって、液晶表示パネルにおける 画像データDATAの表示タイミングを水平方向及び垂 直方向のバックポーチ、フロントポーチに依存させず、 任意のタイミングで行うことができ、表示タイミングを 異にする機器ごとに液晶表示装置用タイミングコントロ ーラを設計する必要がないので、液晶表示装置を備える パーソナルコンピュータ等、液晶表示装置用タイミング とができる。

【0069】また、本発明の一実施形態によれば、画像 データ供給源からデータイネーブル信号ENABが供給 されず、水平同期信号HSYNC及び垂直同期信号VS YNCが供給された場合には、水平同期信号HSYNC 及び垂直同期信号VSYNCに基づく表示タイミングに より液晶表示パネルにおける画像データDATAの表示 タイミングを制御することができる。

【0070】したがって、障害等によりデータイネーブ 行えるとともに、従来の液晶表示装置用タイミングコン トローラと同様に、水平方向及び垂直方向のバックポー チ、フロントポーチに依存した、特定の表示タイミング でのみ画像表示のタイミングを制御することを希望する ユーザの要望に応えることができる。

【0071】また、本発明の一実施形態によれば、画像 データ供給源からデータイネーブル信号ENAB、水平 同期信号HSYNC及び垂直同期信号VSYNCが供給 されない場合においても、液晶表示パネルを交流駆動 し、液晶表示パネルの各画素の液晶に直流電圧が印加さ 50 液晶表示パネルを交流駆動して黒又は白等の所定の画像

16

れ続けることを防ぐことができるので、液晶の劣化を抑 制し、信頼性の向上を図ることができる。

【0072】また、本発明の一実施形態によれば、タイ ミング作成回路32は、データイネーブル信号ENAB あるいは擬似データイネーブル信号ENAB-D1ある いは擬似データイネーブル信号ENAB-D2に基づい て表示タイミングを作成するようにしている。したがっ て、図17に示すように、水平方向のブランク領域を水 平方向のデータ表示領域の両側に数クロック分、例え 定期間経過後、内部データイネーブル信号ENAB-I 10 ば、2クロック分とし、垂直方向のブランク領域を垂直 方向のデータ表示領域の上下に数クロック分、例えば、 2 クロック分とすることができ、従来例の場合よりも短 い水平期間及び垂直期間で液晶表示パネルを駆動するこ とができる。

[0073]

【発明の効果】請求項1に記載の液晶表示パネルのタイ ミングコントローラ、請求項6に記載の方法及び請求項 7に記載の液晶表示装置によれば、画像データがパネル に供給されている間にアクティブになるデータイネーブ ENABが供給された場合には、データイネーブル信号 20 ル信号を検出して表示タイミングを制御することとした ため、データイネーブル信号を検出することにより表示 を開始することができ、データイネーブル信号がアクテ ィブになるタイミングがいつであっても、確実に液晶表 示パネルの先頭から画像データを表示することができる ようになる。よって、従来のように、水平及び垂直同期 信号のバックポーチ、フロントポーチに関係なく、自由 に表示タイミングの制御が可能になり、電子装置のあら ゆる表示タイミング仕様に対応できる。

【0074】請求項2に記載のタイミングコントローラ コントローラを必要とする製品の開発の迅速化を図るこ 30 によれば、パネル駆動の開始タイミングを、検出したデ ータイネーブル信号に基づいて決めることができるの で、データイネーブル信号がどのタイミングでアクティ ブになっても、確実に液晶表示パネルの先頭から画像デ ータを表示することができる。請求項3に記載のタイミ ングコントローラによれば、従来のようにフレーム間の 識別は同期信号(垂直同期信号)を用いることなく、デ ータイネーブル信号に基づいてフレーム間の識別を行う ことができる。

【0075】請求項4に記載のタイミングコントローラ ル信号ENABが供給されなくても画像データの表示を 40 によれば、外部からのデータイネーブル信号の供給が何 らかの原因で停止しても、擬似的にデータイネーブル信 号を作成することにより、表示を継続して行うことがで き。、また、水平及び垂直同期信号を検出しているの で、従来と同様の表示タイミング制御も行うことがで き、ユーザの要望にフレキシブルに対応できる。

> 【0076】請求項5に記載のタイミングコントローラ によれば、障害等により水平及び垂直同期信号及びデー タイネーブル信号が供給されない (検出されない) 場合 でも、擬似データイネーブル信号を生成しているので、

17

データを表示することができ、液晶表示パネルの各画素 の液晶に直流電圧が印加され続けることを防ぐことがで

【図面の簡単な説明】

【図1】従来の液晶表示装置を示すブロック図である。

【図2】図1に示す従来の液晶表示装置の水平方向の駆 動タイミングを示すタイミングチャートである。

【図3】図1に示す従来の液晶表示装置の垂直方向の駆 動タイミングを示すタイミングチャートである。

【図4】図1に示す従来の液晶表示装置の1垂直周期期 10 成を示すブロック図(その2)である。 間におけるデータ表示領域とブランク領域との関係を示 す図である。

【図5】本発明の一実施例によるタイミングコントロー ラを示すブロック図である。

【図6】図5に示す保護回路27の構成を示すブロック 図である。

【図7】図5に示すタイミング作成回路32の動作を示 すタイミングチャート (Dフリップフロップ20の出力 はハイレベルになった場合)である。

【図8】図5に示すタイミング作成回路32の動作を示 20 HSYNC 水平同期信号 すタイミングチャート (Dフリップフロップ20の出力 がロウレベルで、AND回路24の出力がハイレベルに なった場合)である。

【図9】図5に示すタイミング作成回路32の動作を示 すタイミングチャート (Dフリップフロップ20の出力 がロウレベルに維持され、AND回路24の出力がハイ レベルになった場合)である。

【図10】図5に示すタイミング作成回路32の動作を 示すタイミングチャート (Dフリップフロップ20の出 力がロウレベルで、AND回路24の出力がロウレベル 30 G-SP ゲートドライバ用スタートパルス に維持された場合)である。

18

【図11】図5に示すタイミング作成回路32の動作を 示すタイミングチャート (Dフリップフロップ20の出 力がロウレベルで、AND回路24の出力がロウレベル に維持された場合)である。

【図12】図5に示すタイミングコントローラの動作を 示すフローチャートである。

【図13】図5に示すタイミング作成回路32の内部構 成を示すブロック図 (その1) である。

【図14】図5に示すタイミング作成回路32の内部構

【図15】図5に示すタイミング作成回路32の内部構 成を示すブロック図(その3)である。

【図16】図15Fの動作を示すタイミングチャートで

【図17】 本発明の一実施例による1垂直周期期間にお けるデータ表示領域とブランク領域との関係を示す図で ある。

【符号の説明】

VSYNC 垂直同期信号

ENAB データイネーブル信号

CLK クロック

DATA 画像データ

ENAB-D1 擬似データイネーブル信号

ENAB-D2 擬似データイネーブル信号

D-CLK データドライバ用クロック


D-SP データドライバ用スタートパルス


LP ラッチパルス

G-CLK ゲートドライバ用クロック

[X 1 3]


図5に示すタイミング作成回路32の内部構成を示すブロック図(その1)






【図5】

本発明の一実施例によるタイミングコントローラを示すブロック図



[図7]

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力はハイレベルになった場合)



[図8]

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルで、AND回路24の 出力がハイレベルになった場合)






図9]

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルに維持され、AND回路 24の出力がハイレベルになった場合)




【図11】

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルで、AND回路24の 出力がロウレベルに載符された場合)



[図10]

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルで、AND回路24の 出力がロウレベルに維持された場合)



【図14】

図5に示すタイミング作成回路32の内部構成を示すブロック図(その2)






図12]

図5に示すタイミングコントローラの動作を示すフローチャート



【图17】

本発明の一実施例による1垂直周期期間における データ表示領域とブランク領域との関係を示す図



【図15】

図5に示すタイミング作成回路32の内部構成を示すブロック図(その3)

